PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-346913

(43) Date of publication of application: 15.12.2000

(51)Int.CI.

G01R 31/317 G01R 23/16 G06F 17/14 H03M 1/12

(21)Application number: 2000-105654

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

17.02.2000

(72)Inventor: TAJIRI SHINSUKE

ASAMI KOJI

(30)Priority

Priority number: 11075494

Priority date: 19.03.1999

Priority country: JP

11038673


17.02.1999


JP

(54) INTERLEAVE A/D CONVERSION-SYSTEM WAVEFORM DIGITIZER APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance the cost performance of an interleave A/D conversion-system waveform digitizer apparatus by a constitution wherein the output of a semiconductor device is digitalconverted from an analog signal so as to be interleaved, a phase-error correction factor is inserted and a butterfly computing operation is performed. SOLUTION: A first A/D converter 31 and a second A/D converter 32 output even- number time-series data D0. D2,... and odd-number time-series data D1, D3,... which are sampled by respective sampling blocks at a sampling cycle 2Ts. An alignment part 40 outputs time-series data D0, D1, D2,..., at a cycle Ts, which are alignmentconverted alternately from both data columns. A finalstage butterfly computing part 220 in an FFT processing part 50 calculates a first phase error factor α , a second phase error factor β and a third phase error factor β' on the basis of a phase error yby the deviation in terms of time between even-number-th input data and odd-





number – th input data and on the basis of the sampling cycle Ts. The factor α is multiplied by the factors β , β ' in a first FFT processing part 51, and the factors β , β ' are multiplied by data sequences in a first FFT processing part 51 and the second FFE processing part 52. As a result, an FFT output which offsets an error due to the phase error γ is obtained.

LEGAL STATUS

[Date of request for examination]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-346913 (P2000-346913A)

(43)公開日 平成12年12月15日(2000.12.15)

| (51) Int.Cl.7 | 識別記号 | FΙ | テーマコート*(参考) |
|-------------------------------|-----------------------------|----------------|-----------------------|
| G01R 31/31 | 7 | G01R 31/28 | Α |
| 23/16 | • | 23/16 | В |
| G06F 17/14 | | G06F 17/14 | S |
| H03M 1/12 | | H 0 3 M 1/12 | С |
| | | 審査請求 未請求 | : 請求項の数22 書面 (全 16 頁) |
| (21)出顧番号 | 特顧2000-105654(P2000-105654) | (71)出願人 390005 | 5175 |
| | | 株式会 | 社アドバンテスト |
| (22)出願日 | 平成12年2月17日(2000.2.17) | 東京都 | 編馬区旭町1丁目32番1号 |
| | | (72)発明者 田尻 | 真介 |
| (31)優先権主張番号 | 持願平 11-75494 | 東京都 | 編馬区旭町1丁目32番1号 株式会 |
| (32)優先日 | 平成11年3月19日(1999.3.19) | 社アド | パンテスト内 |
| (33)優先権主張国 | 日本(JP) | (72)発明者 浅見 | 幸司 |
| (31)優先権主張番号 特願平11-38673 | | 東京都 | S練馬区旭町1丁目32番1号 株式会 |
| (32) 優先日 | 平成11年2月17日(1999.2.17) | 社アド | パンテスト内 |
| (33)優先権主張国 | 日本(JP) | (74)代理人 10010 | 1156 |
| 特許法第30条第1項適用申請有り 1999年9月28日~9 | | 弁理士 | : 龍華 明裕 |
| 月30日 開催の「 | INTERNATIONAL TES | | |
| T CONFERI | ENCE 1999 PROCEEDIN | | |


(54) 【発明の名称】 インターリープAD変換方式波形デジタイザ装置

(57)【要約】

GS」において文書をもって発表

【課題】複数のAD変換器間におけるサンプリング位相のずれを測定して、FFT演算処理の補正が可能なインターリーブAD変換方式波形デジタイザ装置を提供する。

【解決手段】インターリーブ相数を2以上のN相としたとき、N個のAD変換器をインターリーブ構成に接続して備え、各AD変換器のサンプリングタイミングはインターリーブ構成に対応する所定タイミングで各々サンプリングして連続的に出力し、被測定デバイスから出力される被測定信号を受けて量子化変換し、AD変換器からの時系列データを受けてバタフライ演算手法によりフーリエ変換する波形デジタイザ装置であって位相誤差補正係数を挿入してバタフライ演算を行うバタフライ演算部を含むことを特徴とする、インターリーブAD変換方式波形デジタイザ装置。



【特許請求の範囲】

【請求項1】半導体デバイスから出力されるアナログ信号をデジタル信号に変換するデジタイザ装置であって、前記半導体デバイスから出力されるアナログ信号を順次デジタル信号に変換するN個(Nは2以上の整数)のA/Dコンバータと、

前記A/Dコンバータから順次出力されるデジタル信号をインターリーブしてデータシーケンスを生成するNウェイのインターリーブ部と、

前記Nウェイインターリーブ部から出力される前記データシーケンスにフーリエ変換(FT)処理を行うFT処理部とを備え、

前記N個のA/Dコンバータが行うサンプリングタイミングと理想的サンプリングタイミングとは位相誤差をを 有1

前記FT処理部は、位相誤差を補正する補正係数を挿入してバタフライ演算を行うバタフライ演算部を含むことを特徴とする。

【請求項2】前記FT処理部は、高速フーリエ変換(FFT)処理又は離散フーリエ変換(DFT)処理を前記 データシーケンスに対して行うことを特徴とする請求項 1に記載のデジタイザ装置。

【請求項3】前記FT処理部は、前記データシーケンス中の偶数番目データシーケンスにFFT変換処理を行う第1FFT処理部と、前記データシーケンス中の奇数番目データシーケンスにFFT変換処理を行う第2FFT処理部とを更に有し、前記バタフライ演算部は、該第2FFT処理部によってFFT処理されたデータシーケンスに第1位相誤差補正係数を乗ずることを特徴とする請求項2に記載のデジタイザ装置。

【請求項4】前記バタフライ演算部は、前記第1及び第2FFT処理部によってFFT処理されたデータシーケンスに対して第2及び第3の位相誤差補正係数を乗ずることを特徴とする請求項3に記載のデジタイザ装置。

【請求項5】前記第1位相誤差補正係数 (α) は、

 α = exp[j $\pi\tau$ /Ts]

ここでTsは前記アナログ信号のサンプリング信号のサンプリング周期で、jは $J^2 = -1$ であるところの<u>虚数</u>単位.

と表現されることを特徴とする請求項4に記載のデジタイザ装置。

【請求項6】前記第2(β)及び第3(β))位相誤差補正係数は、 $\beta + \beta$ = 1を満たすことを特徴とする請求項4に記載のデジタイザ装置。

【請求項7】前記バタフライ演算部に於て、前記第1位 相誤差補正係数(α)は前記第2FFT処理部より出力 されるFFT処理されたデータシーケンスに乗ぜられ、 前記第2(β)及び第3(β ')位相誤差補正係数は、 それぞれ、 α が乗ぜられたFFT処理データシーケンス を伴う前記第1FFT処理部から出力されるFFT処理 されたデータシーケンスに乗ぜられ、ここで α は $\alpha = e \times p [j\pi\tau/Ts]$

と定義され、T s は前記アナログ信号のサンプリング周期を、j は $j^2 = -1$ であるところの虚数単位を表わし、 β 及び β は

 $\beta + \beta' = 1$

を満たすことを特徴とする請求項4に記載のデジタイザ 装置。

【請求項8】前記第2位相誤差補正係数 β は、 $1/(1+\alpha)$ で表現され、 α は前記第1位相誤差補正係数であり、前記第3位相誤差補正係数 β は、 $\alpha/(1+\alpha)$ で表現されることを特徴とする請求項6に記載のデジタイザ装置。

【請求項9】Tsはサンプリング周期を、 τ は位相誤差を、jは $j^2=-1$ であるところの虚数単位を表わし、前記位相誤差補正係数 α は、e x p [j π τ / Ts] で与えられることを特徴とする請求項8に記載のデジタイザ装置

【請求項10】2個のA/D変換器を有し、m=2ⁿ 個のデータをもつ時(nは1以上)、前記バタフライ演算部は、

【数1】

$$X(k) = \beta \{ X_{even}(k) + \alpha \cdot \overline{W}_m^k X_{odd}(k) \}$$

$$X(p) = \beta \{X_{even}(k) + \alpha \cdot \overline{W}_m^p X_{odd}(k)\}$$

ここでkは0から 2^{n-1} -1の値を、pは 2^{n-1} から 2^{n} -1の値をとり、

【数2】

$$\beta = 1 / (1+\alpha),$$

$$\beta' = \alpha / (1+\alpha),$$

$$\widetilde{W}_{-} = W_{-}^{(1+\tau/T_{5})}$$

Xeven(k)は前記インターリーブ部から出力される偶数番目データシーケンスのFFT値で、Xodd(k)は前記インターリーブ部から出力される奇数番目データシーケンスのFFT値で、X(k)及びX(p)は前記バタフライ演算部から出力される最終値で、上記式に基づいて前記位相誤差でを補正することを特徴とする請求項8に記載のデジタイザ装置。

【請求項11】 $8=2^3$ 個のデータをもつ時、前記バタフライ演算部は、

【数3】

$$X(0) = \beta \{ X_{\text{num}}(0) + \alpha \cdot \overline{W}_8^0 X_{\text{odd}}(0) \}$$

$$X(1) = \beta \{X_{even}(1) + \alpha \cdot \overline{W}_{8}^{1} X_{odd}(1)\}$$

$$X(2) = \beta \{X_{\text{even}}(2) + \alpha \cdot \overline{W}_{8}^{2} X_{\text{odd}}(2)\}$$

$$X(3) = \beta \{X_{even}(3) + \alpha \cdot \overline{W}_s^3 X_{odd}(3)\}$$

$$X(4) = \beta^* \{ X_{even}(0) + \alpha \cdot \overline{W}_8^4 X_{odd}(0) \}$$

$$X(5) = \beta^{s} \{ X_{even}(1) + \alpha \cdot \overline{W}_{s}^{5} X_{odd}(1) \}$$

$$X(6) = \beta \{X_{even}(2) + \alpha \cdot \overline{W}_8^6 X_{odd}(2)\}$$

$$X(7) = \beta^* \{ X_{even}(3) + \alpha \cdot \overline{W}_8^7 X_{odd}(3) \}$$

に基づいて、前記位相補正誤差でを補正することを特徴 とする請求項10に記載のデジタイザ装置。

【請求項12】半導体装置から出力されるアナログ信号をデジタル信号に変換するデジタイザ装置であって、前記半導体装置から出力される前記アナログ信号を前記デジタル信号に順次変換する複数個(2^m)のA/Dコンバータと

前記デジタル信号を高速フーリエ変換(FFT)処理する複数個(2^m)のフーリエ変換(FT)処理部と、m層(段)の位相誤差補正バタフライ演算部とを備え、前記2^m個のA/Dコンバータが行うサンプリングタイミングと理想的サンプリングタイミングとは位相誤差を有し、

前記位相誤差補正バタフライ演算部の総数は、 2^{m-1} + 2^{m-2} +…+ 2^{1} + 2^{0} (=1)で表され、

第1段目の位相誤差補正バタフライ演算部は前記FT処理部から出力される2つの異なるデジタル信号を受け、他の第2段目から最終段の位相誤差補正バタフライ演算部のそれぞれは該バタフライ演算部の前段階のバタフライ演算部から2つの異なるデジタル信号を受け、該バタフライ演算部の各々は、

【数4】

$$X(k) = \beta \{ X_{even}(k) + \alpha \cdot \overline{W}_{2^{-}}^{k} X_{odd}(k) \}$$

$$X(p) = \beta' \{ X_{even}(k) + \alpha \cdot \overline{W}_{2^m}^p X_{odd}(k) \}$$

ここでX(k)及びX(p)は前段階から交互に得られるFFT処理された結果であり、 $\alpha = e \times p$ [$j \pi \tau / Ts$] で、 τ は、位相誤差、Tsは前記アナログ信号のサンプリング周期を示し、

【数5】

$$\overline{W}_{2^{+}} = W_{2^{+}}^{(1+t/T_3)}$$

X e v e n (k)は前記A/Dコンバータから出力される偶数番目データシーケンスのFT値で、X o d d (k)は前記A/Dコンバータから出力される奇数番目データシーケンスのFT値で、X (k)及びX (p)は m段(層)位相誤差補正バタフライ演算部の各々の段階で得られる値で、上記式に基づいて前記位相誤差 τ を補正することを特徴とする。

【請求項13】前記FT処理部は、高速フーリエ変換 (FFT)処理又は離散フーリエ変換(DFT)処理を 前記デジタル信号に対して行うことを特徴とする請求項 12に記載のデジタイザ装置。

【請求項14】 $\beta=1$ $/(1+\alpha)$ 及び β '= α $/(1+\alpha)$ であることを特徴とする請求項12に記載のデジタイザ装置。

【請求項15】 2^3 (=8) 個のデータ数に対し3層3 段のバタフライ演算部を有し、全8個の位相誤差 (τ 0, τ 1, τ 2, τ 3, τ 4, τ 5, τ 6, τ 7) のうちの1つ(τ 0)を基準タイミングとする時、第1段目のバタフライ演算部は(τ 4- τ 0), (τ 6- τ 2), (τ 5- τ 1), (τ 7- τ 3) に対して位相誤差補正バタフライ演算を行い、第2段目のバタフライ演算を行い、第2段目のバタフライ演算部は(τ 2- τ 0) 及び(τ 3- τ 1) に対して位相誤差補正バタフライ演算を行い、最終段目のバタフライ演算部は(τ 1- τ 0) に対して位相誤差補正バタフライ演算を行うことを特徴とする請求項13に記載のデジタイザ装置。

【請求項16】22(=4)個のデータ数に対し2層(2段)のバタフライ演算部を有し、全4個の位相誤差(τ 0, τ 1, τ 2, τ 3)のうちの1つ(τ 0)を基準タイミングとする時、第1段目のバタフライ演算部は(τ 2- τ 0)及び(τ 3- τ 1)に対して位相誤差補正バタフライ演算を行い、最終段のバタフライ演算部は(τ 1- τ 0)に対して位相誤差補正バタフライ演算を行うことを特徴とする請求項13に記載のデジタイザ装置。

【請求項17】半導体デバイスを試験するための半導体 試験装置で、

パターン信号及び期待信号を発生させるパターン発生器 と、

前記パターン発生器から出力される前記パターン信号の波形を整形する波形整形器と、

前記半導体デバイスが載置され、該半導体デバイスに前 記波形整形器によって整形された前記パターン信号を供 給し、前記半導体デバイスから出力されるアナログ信号 を受信する半導体接触部と、

前記半導体デバイスから出力される前記アナログ信号を デジタル信号に変換させる波形デジタイザ装置と、

前記パターン発生器から出力される前記期待信号と前記

波形デジタイザ装置から出力される信号を比較して前記 半導体デバイスの良否を判定する比較器とを備え、

前記波形デジタイザ装置は、前記半導体デバイスから出力されるアナログ信号を順次デジタル信号に変換するN個(Nは2以上の整数)のA/Dコンバータと、

前記A/Dコンバータから順次出力されるデジタル信号をインターリーブしてデータシーケンスを生成するNウェイのインターリーブ部と、

前記Nウェイのインターリーブ部から出力される前記データシーケンスにフーリエ変換(FT)処理を行うFT処理部とを備え、

前記N個のA/Dコンバータが行うサンプリングタイミ ングと理想的サンプリングタイミングとは位相誤差τを 有し、

前記FT処理部は、位相誤差でを補正する補正係数を挿入してバタフライ演算を行うバタフライ演算部を含むことを特徴とする。

【請求項18】前記FT処理部は高速フーリエ変換(FFT)処理又は離散フーリエ変換(DFT)処理を前記データシーケンスに対して行うことを特徴とする。

【請求項19】入力デジタルデータが2m個の時、前記位相誤差補正バタフライ演算部は、m層(段)の位相誤差補正部を有し、第1段目の位相誤差補正部は、前記下下処理部から出力される2つのFFT処理された1セットとしてのデータを受け、他の段の位相誤差補正部のそれぞれは該補正部の前段の補正部から2つのデータを受けることを特徴とする請求項18に記載のデジタイザ装置

【請求項20】半導体デバイスから出力されるアナログ 信号のサンプリング周期の位相誤差を補正する方法で、前記半導体デバイスから出力される前記アナログ信号を 順次デジタル信号に変換するステップと、

前記アナログ信号からデジタル信号へ変換するステップ から得られるデジタル信号をインターリーブすることで データシーケンスを生成するステップと、

前記インターリーブするステップによって得られる前記 データシーケンスにフーリエ変換(FT)処理するステップとを備え、

前記デジタル信号に変換するステップに於けるサンプリングタイミングと理想的サンプリングタイミングとは位相誤差をでを有し、

前記FT処理するステップは、バタフライ演算に於て位相誤差補正係数を挿入して補正するステップを含むことを特徴とする。

【請求項21】前記FT処理ステップは、高速フーリエ変換(FFT)処理又は離散フーリエ変換(DFT)処理を前記データシーケンスに対して行うことを特徴とする請求項20に記載の位相誤差補正方法。

【請求項22】前記位相誤差補正係数を挿入するステップは、2m個の入力データに対してm段(層)による位

相誤差補正ステップを含み、第1段目の位相誤差補正ステップの各々では2つのFFT処理された1セットとしてのデータを受け、他の段の位相誤差補正ステップの各々では前段の補正ステップから2つのデータを受けることを特徴とする請求項21に記載の位相誤差補正方法。

[0001]

【発明の詳細な説明】

【発明の属する技術分野】この発明は、インターリーブAD変換方式の波形デジタイザ装置に関する。特にインターリーブAD変換時におけるサンプリングタイミングの位相誤差に伴う測定誤差を検出して補正する補正手段に関する。

[0002]

【従来の技術】N相(way)のインターリーブAD変換方式の波形デジタイザは、複数N個のAD変換器を使うことで、見かけ上のサンプリングレートを高くすることが可能な技術であるが、一方でサンプリングするタイミングが正確であることが要求される。

【0003】インターリーブの相数Nは、2相の具体例で以下説明する。また、時系列データの個数としては、2のべき数12とした4096点とした具体数値例で説明する。

【0004】先ず、FFT処理部の内部構成を説明する。尚、ここでは2のべき数3とした8点の入力サンプリングデータ×(0)~×(7)で説明する。FFT処理部は2相インターリーブのデータを個別に受けて、高速フーリエ変換を行う周知技術であって、4096点の時系列データ列を受けてFFT(Fast Pourier Transform)処理した4096点の周波数スペクトラムデータを出力する。内部構成は、第1FFT部と、第2FFT部と、バタフライ演算部とで成る。バタフライ演算部はFFT処理で用いられる周知のバタフライ演算であり、最終段のバタフライ演算を担当する。第1FFT部と第2FFT部は各々2048点の時系列データを受けてFFT処理した2048点の途中データ(複素データ)を各々出力する。

【 0 0 0 5 】 第 1 及び第 2 F F T 部からのデータに対してバタフライ演算を行うバタフライ演算部は、F F T 処理で適用される周知のバタフライ演算をした結果の 4 0 9 6 点の周波数スペクトラムデータ (X (0) ~ X (7)) を出力する。

【0006】半導体試験装置における波形デジタイザ装置に係る要部構成例として、その構成要素は、被試験デバイス(DUT)からのアナログ信号が送られる第1AD変換器(ADC)と、第2AD変換器(ADC)と、整列部と、FFT処理部と、被試験デバイス(DUT)とで成る。ここで説明を容易とする為に両AD変換器は、AD変換するサンプリング時のタイミング特性が群遅延特性やアパーチャ遅延特性を含んで、全く同一特性であるものと仮定する。尚、通常は両ADCがサンプリ

ングしたサンプリングデータは一旦バッファメモリを備えて格納し、その後にFFT処理部へ供給して演算処理する

【0007】DUTから出力された被測定用のアナログ信号は、第1ADCと第2ADCの両方の入力端へ供給され、第1ADCは偶数データ列のサンプリングを担当し、出力する偶数時系列データはD0,D2,D4,…,とする。また第2ADCは奇数時系列データのサンプリングを担当し、出力する奇数時系列データはD1,D3,D5,…,とする。整列部40は前記両データ列を受けて交互に整列変換した時系列データD0,D1,D2,D3,D4,D5,…,を出力する。

【0008】サンプリングクロックclkA、clkB間の位相間隔t1、t2は、お互いが等間隔となるように位相調整しなければならない。もしも位相誤差が生じたままサンプリングしたコードデータを受けてそのままFFT処理すると、出力結果は正しい周波数スペクトルが得られない、ことが知られている。

[0009]

【発明が解決しようとする課題】上述したように従来技術においては、複数のADC間におけるサンプリングタイミングの変動はなく、サンプリングクロックレートは一定として、あるいは許容できる誤差範囲内でサンプリングレートを一定としていた。一方で、ADCのサンプリング特性はADC素子自身の部品ばらつきや、環境温度、経時変化、電源電圧変動により目的とする等間隔でのサンプリングに変動を来たす。また、サンプリングするクロック周波数fclkを大きく変えて測定する半導体試験装置等の利用形態では群遅延特性がクロック周波数fclkの変更に伴って変わってくる。これら要因に伴って、理想状態のサンプリングタイミングからの変動を生じてくることになる。このことは、より精度良く入力信号の周波数スペクトラムを求めようとする場合においては、従来の装置は、好ましくなく実用上の難点である

【〇〇1〇】そこで、本発明が解決しようとする課題は、複数のAD変換器間におけるサンプリング位相のずれを測定して、FFT演算処理の補正が可能なインターリーブAD変換方式デジタイザ装置を提供することである。

[0011]

【課題を解決するための手段】上記課題を解決するために、本発明の第1形態は、半導体デバイスから出力されるアナログ信号を順次デジタル信号に変換するN個(Nは2以上の整数)のA/Dコンバータと、A/Dコンバータから順次出力されるデジタル信号をインターリーブしてデータシーケンスを生成するNウェイのインターリーブ部と、Nウェイインターリーブ部から出力されるデータシーケンスにフーリエ変換(FT)処理を行うFT処理部とを備え、N個のA/Dコンバータが行うサンプ

リングタイミングと理想的サンプリングタイミングとは 位相誤差を有し、FT処理部は、位相誤差を補正する 補正係数を挿入してバタフライ演算を行うバタフライ演 算部を含むことを特徴とするデジタイザ装置を提供す る

【0012】本発明の第1の形態の別の態様は、FT処 理部は、高速フーリエ変換(FFT)処理又は離散フー リエ変換(DFT)処理をデータシーケンスに対して行 ってもよい。 また、FT処理部は、データシーケンス 中の偶数番目データシーケンスにFFT変換処理を行う 第1FFT処理部と、データシーケンス中の奇数番目デ ータシーケンスにFFT変換処理を行う第2FFT処理 部とを更に有し、バタフライ演算部は、第2FFT処理 部によってFFT処理されたデータシーケンスに第1位 相誤差補正係数を乗じてもよい。 また、バタフライ演 算部は、第1及び第2FFT処理部によってFFT処理 されたデータシーケンスに対して第2及び第3の位相誤 差補正係数を乗じてもよい。 また、第1位相誤差補正 係数 (α) は、 $\alpha = e \times p [j\pi\tau/Ts]$ (ここでT sはアナログ信号のサンプリング信号のサンプリング周 期で、jは $j^2 = -1$ であるところの虚数単位)、と与 えられてもい。 また、第2(β)及び第3(β)位 相誤差補正係数は、 $\beta + \beta' = 1$ を満たすように定めら れてもよい。

【0013】また、バタフライ演算部に於て、第1位相誤差補正係数 (α) は第2FFT処理部より出力されるFFT処理されたデータシーケンスに乗ぜられ、第2 (β) 及び第3 (β') 位相誤差補正係数は、それぞれ、 α が乗ぜられたFFT処理データシーケンスを伴う第1FFT処理部から出力されるFFT処理されたデータシーケンスに乗ぜられ、ここで α は α =exp[j $\pi\tau$ /Ts]と定義され、Tsはアナログ信号のサンプリング周期を、jはj 2 =-1であるところの虚数単位を表わし、 β 及び β' は β + β' =1を満たすように与えられてもよい。

【0014】また、第2位相誤差補正係数 β は、1/($1+\alpha$)で表現され、 α は前記第1位相誤差補正係数であり、第3位相誤差補正係数 β)は、 $\alpha/$ ($1+\alpha$)で与えられてもよい。また、2個のA/D変換器を有し、 $m=2^n$ 個のデータをもつ時(nは1以上)、バタフライ演算部は、

【数6】

$$X(k) = \beta \{ X_{\text{num}}(k) + \alpha \cdot \overline{W}_{n}^{k} X_{\text{num}}(k) \}$$

$$X(p) = \beta \{X_{con}(k) + \alpha \cdot \overline{W}_{m}^{\rho} X_{odd}(k)\}$$

ここでkは0から $2^{n-1}-1$ の値を、pは 2^{n-1} から 2^n-1 の値をとり、

【数7】

$$\beta = 1 / (1+\alpha),$$

$$\beta' = \alpha / (1+\alpha),$$

$$\overline{W}_m = W_m^{(1+r/T_2)}$$

X e v e n (k)はインターリーブ部から出力される偶数番目データシーケンスのFFT値で、X o d d (k)はインターリーブ部から出力される奇数番目データシーケンスのFFT値で、X (k)及びX (p)はバタフライ演算部から出力される最終値で、上記式に基づいて位相誤差 τ を補正するようにようにしてもよい。

 ${0015}$ また、 $8=2^3$ 個のデータをもつ時、バタフライ演算部は、

【数8】

$$X(0) = \beta \{X_{even}(0) + \alpha \cdot \overline{W}_8^0 X_{odd}(0)\}$$

$$X(1) = \beta \{ X_{oven}(1) + \alpha \cdot \overline{W}_8^1 X_{odd}(1) \}$$

$$X(2) = \beta \{ X_{\text{rown}}(2) + \alpha \cdot \overline{W}_{8}^{2} X_{\text{odd}}(2) \}$$

$$X(3) = \beta \{X_{\text{even}}(3) + \alpha \cdot \overline{W}_8^3 X_{\text{odd}}(3)\}$$

$$X(4) = \beta^* \{ X_{even}(0) + \alpha \cdot \overline{W}_8^4 X_{odd}(0) \}$$

$$X(5) = \beta^{\epsilon} \{ X_{even}(1) + \alpha \cdot \overline{W}_{8}^{5} X_{odd}(1) \}$$

$$X(6) = \beta' \{X_{oven}(2) + \alpha \cdot \overline{W}_{8}^{\circ} X_{odd}(2)\}$$

$$X(7) = \beta^* \{ X_{\text{even}}(3) + \alpha \cdot \overline{W}_{8}^{7} X_{\text{odd}}(3) \}$$

に基づいて、位相補正誤差をを補正するようにしてもよ い

【0016】本発明の第2の形態は、半導体デバイスから出力されるアナログ信号をデジタル信号に順次変換する複数個(2m)のA/Dコンバータと、デジタル信号を高速フーリエ変換(FFT)処理する複数個(2m)のフーリエ変換(FFT)処理部と、m層(段)の位相誤差補正バタフライ演算部とを備え、2m個のA/Dコンバータが行うサンプリングタイミングと理想的サンプリングタイミングとは位相誤差でを有し、位相誤差補正バタフライ演算部の総数は、2m-1+2m-2+…+21+20(=1)で表され、第1段目の位相誤差補正バタフライ演算部は前記FT処理部から出力される2つの異なるデジタル信号を受け、他の第2段目から最終段の位相誤差補正バタフライ演算部のそれぞれはバタフライ演算部の前段階のバタフライ演算部の各々は、

【数9】

$$X(k) = \beta \{ X_{\text{cond}}(k) + \alpha \cdot \overline{W}_{2}^{k} X_{\text{odd}}(k) \}$$

$$X(p) = \beta' \{ X_{\text{even}}(k) + \alpha \cdot \overline{W}_{2}^{p} X_{\text{odd}}(k) \}$$

ここでX(k)及びX(p)は前段階から交互に得られるFFT処理された結果であり、 $\alpha = e \times p$ [$j\pi\tau/$ Ts]で、 τ は、位相誤差、Tsは前記アナログ信号のサンプリング周期を示し、

【数10】

$$\overline{W}_{2^{n}} = W_{1^{n}}^{(1+r/T_{S})}$$

Xeven(k)はA/Dコンバータから出力される偶数番目データシーケンスのFT値で、Xodd(k)はA/Dコンバータから出力される奇数番目データシーケンスのFT値で、X(k)及びX(p)はm段(層)位相誤差補正バタフライ演算部の各々の段階で得られる値で、上記式に基づいて前記位相誤差をを補正することを特徴とするデジタイザ装置を提供する。

【0017】本発明の第2の形態の別の態様では、FT処理部は、高速フーリエ変換(FFT)処理又は離散フーリエ変換(DFT)処理をデジタル信号に対して行うようにしてもよい。 また、 $\beta=1/(1+\alpha)$ 及び $\beta'=\alpha/(1+\alpha)$ で与えてもよい。また、 $2^3(=8)$ 個のデータ数に対し3層3段のバタフライ演算部を有し、全8個の位相誤差(τ 0, τ 1, τ 2, τ 3, τ 4, τ 5, τ 6, τ 7)のうちの1つ(τ 0)を基準タイミングとする時、第1段目のバタフライ演算部は(τ 4- τ 0)、(τ 6- τ 2)、(τ 5- τ 1)、(τ 7- τ 3)に対して位相誤差補正バタフライ演算を行い、第2段目のバタフライ演算部は(τ 2- τ 0)及び(τ 3- τ 1)に対して位相誤差補正バタフライ演算を行い、最終段目のバタフライ演算部は(τ 1- τ 0)に対して位相誤差補正バタフライ演算を行い、最終段目のバタフライ演算部は(τ 1- τ 0)に対して位相誤差補正がタフライ演算を行うようにしてもよい

【0018】また、 2^2 (=4) 個のデータ数に対し2層 (2段) のバタフライ演算部を有し、全4個の位相誤差 (τ 0, τ 1, τ 2, τ 3) のうちの1つ (τ 0) を基準タイミングとする時、第1段目のバタフライ演算部は (τ 2- τ 0) 及び (τ 3- τ 1) に対して位相誤差補正バタフライ演算を行い、最終段のバタフライ演算部は (τ 1- τ 0) に対して位相誤差補正バタフライ演算 を行うようにしてもよい。

【0019】本発明の第3の形態において、パターン信号及び期待信号を発生させるパターン発生器と、パターン発生器から出力される前記パターン信号の波形を整形する波形整形器と、半導体デバイスが載置され、半導体デバイスに波形整形器によって整形されたパターン信号を供給し、半導体デバイスから出力されるアナログ信号を受信する半導体接触部と、半導体デバイスから出力されるアナログ信号をデジタル信号に変換させる波形デジ

タイザ装置と、パターン発生器から出力される期待信号 と波形デジタイザ装置から出力される信号を比較して半 導体デバイスの良否を判定する比較器とを備え、波形デ ジタイザ装置は、半導体デバイスから出力されるアナロ グ信号を順次デジタル信号に変換するN個(Nは2以上 の整数)のA/Dコンバータと、A/Dコンバータから 順次出力されるデジタル信号をインターリーブしてデー タシーケンスを生成するNウェイのインターリーブ部 と、Nウェイのインターリーブ部から出力されるデータ シーケンスにフーリエ変換 (FT) 処理を行うFT処理 部とを備え、N個のA/Dコンバータが行うサンプリン グタイミングと理想的サンプリングタイミングとは位相 誤差でを有し、FT処理部は、位相誤差でを補正する補 正係数を挿入してバタフライ演算を行うバタフライ演算 部を含むことを特徴とする半導体試験装置を提供する。 【0020】本発明の第3の形態の別の態様では、FT 処理部は高速フーリエ変換 (FFT) 処理又は離散フー リエ変換(DFT)処理をデータシーケンスに対して行 ってもよい。

【0021】また、入力デジタルデータが2™個の時、位相誤差補正バタフライ演算部は、m層(段)の位相誤差補正部を有し、第1段目の位相誤差補正部は、FT処理部から出力される2つのFFT処理された1セットとしてのデータを受け、他の段の位相誤差補正部のそれぞれは補正部の前段の補正部から2つのデータを受けるようにしてもよい。

【0022】本発明の第4の形態において、半導体デバイスから出力されるアナログ信号を順次デジタル信号に変換するステップと、アナログ信号からデジタル信号へ変換するステップから得られるデジタル信号をインターリーブすることでデータシーケンスを生成するステップと、インターリーブするステップによって得られるデータシーケンスにフーリエ変換(FT)処理するステップとを備え、デジタル信号に変換するステップに於けるサンプリングタイミングと理想的サンプリングタイミングとは位相誤差をでを有し、FT処理するステップは、バタフライ演算に於て位相誤差補正係数を挿入して補正するステップを含むことを特徴とする半導体デバイスから出力されるアナログ信号のサンプリング周期の位相誤差を補正する方法を提供する。

【0023】本発明の第4の形態の別の態様では、FT 処理ステップは、高速フーリエ変換(FFT)処理又は 離散フーリエ変換(DFT)処理をデータシーケンスに 対して行ってもよい。

【0024】また、位相誤差補正係数を挿入するステップは、2m個の入力データに対してm段(層)による位相誤差補正ステップを含み、第1段目の位相誤差補正ステップの各々では2つのFFT処理された1セットとしてのデータを受け、他の段の位相誤差補正ステップの各々では前段の補正ステップから2つのデータを受けるよ

うにしてもよい。

【0025】なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となる。

[0026]

【発明の実施の形態】以下発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求項にかかわる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1にアナログ信号を出力する半導体デバイスを試験する典型的な半導体デバイス試験装置を示す。この半導体デバイス試験装置は、A/D変換装置(ADC)を有する波形デジタイザ20、パターン発生器91、波形整形器92、比較器93、及び半導体デバイス接触部を有するパフォーマンスボード96を具備する。

【0027】試験されるべきアナログ信号を出力する半 導体デバイス (DUT) が、半導体接触部に載置されて いる。パターン発生器91は、半導体デバイス(DU T) に供給する半導体デバイス入力信号42を生成す る。半導体デバイス入力信号42は、波形整形器92に 入力され、DUTの特性に応じて波形を整形させる。整 形された半導体デバイス入力信号40は、半導体デバイ ス接触部に供給する。DUTは、入力された半導体デバ イス入力信号40に基づいてアナログ信号50を出力す る。アナログ信号は、デジタイザ20内のA/D変換装 置(ADC)に入力されディジタル信号に変換される。 【0028】比較器93は、誤差の補正された出力信号 90と半導体デバイス入力信号42に基づいて半導体デ バイス (DUT) の良否を判定し、判定信号52を出力 する。尚、波形デジタイザ20に含まれるFFT演算処 理の内部詳細構成は周知である為、要部を除いて説明を 省略する。

【0029】本発明ではサンプリングクロックclkBの印加タイミングをで+Tsとしたとき、FFT演算の最終段のバタフライ演算に対して補正手段を施すことでサンプリングタイミングにでのずれが有っても、これに伴うエラーを除去可能としている。

【0030】位相誤差修正を伴わないFFTアルゴリズムの原理と、図4に示す本発明の実施態様に基づくFFTアルゴリズムの原理とを対比させて説明する。先ず、図4において入力するデータ数をn=8の具体例とし、時間波形データx(k)(k=0, 1, …, 7)から周波数スペクトラムデータx(x)を計算で求める手順を示す。

【0031】時間波形データx(k)の中で偶数番目のデータは第1FFT51へ入力し、奇数番目のデータは第2FFT52へ出力する。それぞれFFT処理し、第1FFT51の出力データはXeven(k)とし、第2FFT52の出力データはXodd(k)とする。上

```
記データを受けて、最終段のバタフライ演算では下記計
算式により、周波数スペクトラムデータX(k)が出力
される。
```

```
X(0) = Xeven(0) + W_8 \circ Xodd(0)
X(1) = X e v e n(1) + W_{8}^{1} X o d d(1)
X(2) = X e v e n(2) + W_8^2 X o d d(2)
X(3) = X e v e n(3) + W_8^3 X o d d(3)
X (4) = X e v e n (0) + W_8 4 X o d d (0)
X(5) = Xeven(1) + W_8^5 Xodd(1)
X(6) = X e v e n(2) + W_8 6 X o d d(2)
X(7) = X e v e n(3) + W_8^7 X o d d(3)
上述式で、W_8 = \exp[-j2\pi/8] = \cos[2]
```

```
X(0) = \beta \{X \text{ even } (0) + \alpha \cdot W_8 \text{ o } X \text{ odd } (0) \}
X(1) = \beta \{ X \text{ even } (1) + \alpha \cdot W_8^1 \text{ Xodd } (1) \}
X (2) = \beta \{ X e v e n (2) + \alpha \cdot W_8^2 X o d d (2) \}
X(3) = \beta \{ Xeven(3) + \alpha \cdot W_8^3 Xodd(3) \}
X (4) = \beta' \{X e v e n (0) + \alpha \cdot W_8 \} \{X o d d (0)\}
X(5) = \beta' \{Xeven(1) + \alpha \cdot W_8^5 Xodd(1)\}
X(6) = \beta' \{Xeven(2) + \alpha \cdot W_8 \cdot Xodd(2)\}
X(7) = \beta' \{ Xeven(3) + \alpha \cdot W_8^7 Xodd(3) \}
…式1
```

【0033】上記式1で用いられる変数 α 、 β 、 β 、、 ~Wgは、位相誤差で、及びサンプリング間隔Tsから 以下の式により計算される複素数である。

 $\alpha = \exp \left[j\pi \tau / Ts \right] = \cos \left[\pi \tau / Ts \right] +$ j sin $[\pi\tau/Ts]$

 $\beta = 1 / (1 + \alpha)$

 $\beta' = \alpha / (1 + \alpha)$

 $W_8 = W_8 + \tau / T = T$

ここで、記号「´」は直後の「W」文字に対する上線表 現の代用表現であり式(D)が実際の表式である。

```
\alpha = e \times p \left[ j \pi \tau / T s \right]
                               …式(A)
                        …式(B)
\beta = 1 / (1 + \alpha)
\beta' = \alpha / (1 + \alpha)
                             ···式(C)
W_8 = W_8 + \tau / T S
                                 …式(D)
W_n = W_n + \tau / T S
                                 …式(E)
```

nを入力信号の数とし、8のかわりに代入すると、式 (D) は以下の一般的な形に書ける。

 $W_n = W_n (1 + \tau / T s)$ …式(E)

上記式(B)及び式(C)より、以下のことが導ける。 $\beta + \beta' = 1$ 又は、 $\beta' = \beta - 1$ 、即ち、 $\beta \geq \beta'$ は長さ1の線分を分割する点とも考えられる。

【0035】さらに、αに代表される第1位相誤差補正 係数が一旦定義されれば、β及びβ'にそれぞれ代表さ れる第2位相誤差補正係数及び第3位相誤差補正係数 は、第1位相誤差補正係数に関係なく、 $\beta + \beta' = 1$ を 満たすように設定されてもよい。

【0036】偶数番目の入力データを基準とした時、奇 数番目の入力データのサンプリング時間は全体的にずれ

 $\pi/8$] - j s i n [$2\pi/8$] = $1/\sqrt{2}$ - j (1 /√2)とする。jは虚数単位とする。

【0032】次に本発明の実施態様について、通常のF FTアルゴリズムと対応させながら説明する。図3に示 すように、サンプリング間隔をTsとし、位相誤差をτ とすると、偶数番目と奇数番目のサンプリングがずれて いる場合とする。本発明による第1の実施形態では、位 相誤差でを演算処理により補正する為に、図4の構成に 示すように、最終段のバタフライ演算を位相補正付きバ タフライ演算である位相補正バタフライ演算部220と している。この補正を含む最終段のバタフライ演算は下 記計算式である。

を生じている。即ち、サンプリングパルスは位相誤差を 含んでいる。従って本実施例では、αが乗ぜられて、位 相が $\pi\tau$ /Tsだけ回転している。一方、 α はバタフラ イ演算中の全てのデータの位相をわずかシフトしている ため、この位相のシフト分相殺する必要がある。そのた めに、 β が乗ぜられる。 β は同様に出力データに乗算 され、複素共役数を含むバタフライ演算がナイキスト周 波数付近で行われる。

【0037】上記位相補正バタフライの演算処理によ り、位相誤差での影響を相殺した周波数スペクトラムデ ータX(k)が得られる利点が得られる。上記実施例で は8個の入力データとして説明したが、同様な位相誤差 補正原理を2n個の入力データの場合へと拡張できる。 ここで n は 1 以上の任意の整数である。即ち、例えば、 2ウェイ(2 way)のA/Dコンバータ(ADC) をもつデジタイザ装置で、m=2n個のデータ列を扱う とすると(nは1以上の任意の整数)、バタフライ演算 部220は位相誤差でを以下の式に基づいて補正する。 $X(k) = \beta \{X \text{ e v e n } (k) + \alpha \cdot W_{m}^{k} X \text{ o d d}\}$ (k)}

 $X(p) = \beta' \{Xeven(k) + \alpha \cdot W_m^p Xod$ d(k)}

ここで、kは0から2ⁿ⁻¹ −1 までの数字を取 り、pは2ⁿ⁻¹ から2ⁿ⁻¹までの範囲の数字をと る。また、上式において、

 $\beta = 1 / (1 + \alpha)$

 $\beta' = \alpha / (1 + \alpha)$

 $W_m = W_m$ (1 + τ / T s)

と定義する。

【0038】また、上式で、Xeven(k)は、図4に示す通り、前記インターリーブ部(整列部40)から出力される偶数番目データシーケンスx(even)をFFT処理した値である。同様に、Xeven(p)は前記整列部40から出力される奇数番目データシーケンスx(odd)をFFT処理した値であり、X(k)及びX(p)はバタフライ演算部220から出力されるデジタイザ装置の最終値である。

【0039】上記表式を用いて具体的に計算してみる。サンプリングクロックclkA、clkBを50MHzとすると、インターリーブにより2倍の100MHzでサンプリングされるからして、Ts=1/100MHz=10nSである。このとき、位相誤差 $\tau=2.5nS$ と仮定すると、変数 α 、 β 、 β 、 W_B の値は、 $\tau/Ts=0.25$

 $\alpha = \exp \left[j \pi \tau / T s \right] = \cos \left[\pi \tau / T s \right] + j \sin \left[\pi \tau / T s \right] 0.707 + j 0.707$ $\beta = 1 / (1 + \alpha) = 1 / (1.707 + J 0.707) = 0.5 - j 0.207107$

 $\beta' = \alpha / (1 + \alpha) = 1 - \beta = 0.5 - j0.207$ 107

 $^{-}$ $W_8 = W_8$ (1 + τ / T $^{-}$ S) = (0.707- $^{-}$ $^{-}$ $^{-}$ 0.707) $^{-}$ 1.25 = 0.555- $^{-}$ $^{-}$ 0.831 の複素数値が得られる。これを上記X (0) $\sim X$ (7) の演算式に乗算適用して補正演算することで位相誤差 τ の影響を相殺した周波数スペクトラムデータX (k) が得られる。 $^{-}$ W_8 は複素数であり、回転子又は回転因子と呼ばれる。

【0040】尚、τの値は既知の単一周波数の正弦波信号を印加して、同様にしてADCでサンプリングし、得られた結果のデータ列を各々個別にFFT処理し、求めた周波数スペクトラム結果から容易に求められる。τを前もって測定しなくても、被測定信号の帯域外のところへ正弦波信号を入れておくことにより、測定は一度ですまた。

【0041】従って、 α に代表される第1位相誤差補正係数を、第2FFT処理部52によってFFT処理されたデータシーケンスに乗じ、一方、 β 及び β)に代表される第2位相補誤差補正係数及び第3位相誤差補正係数をさらに、第1及び第2FFT処理部51、52によってFFT処理されたデータシーケンスに乗ずるようにバタフライ演算部220を設けたことにより、サンプリングクロックc1kBの印加タイミングに τ 0タイミング誤差を有していても、この τ に伴う誤差を相殺したFF

T出力結果が得られる大きな利点が得られる。

【0042】尚、上述説明は2相インターリーブとした 具体例で説明していたが、2以上のN相インターリーブ (Nは任意の正整数)構成の場合でも上述補正手段を適 用することで実施可能である。

【0043】図2は波形デジタイザ装置に係る、2相インターリーブ時における原理構造図である。構成は第1 A/Dコンバータ(ADC)31と、第21 A/Dコンバータ(ADC)32と、整列部(インターリーブ部)40とで成る。第1 ADC31はサンプリング周期2TsのサンプリングクロックclkAでサンプリングした偶数時系列データD0、D2、D4、…、を出力する。第2 ADC32はサンプリング周期2TsのサンプリングクロックclkBでサンプリングした奇数時系列データD1、D3、D5、…、を出力する。整列部40は前記両データ列を受けて交互に整列変換した時系列データD0、D1、D2、D3、D4、D5、…、を出力する。結果として、サンプリング周期Ts(即ち2Ts/2=Ts)でDUTが出力する信号をサンプリングする。

【0044】ここでサンプリングクロックc1kBの印加タイミングを $\tau+Ts$ としたとき、問題となることは、 $\tau=0$ となるように正確にに両サンプリングクロックのエッジを与えることが困難なことである。そこで、本発明では、両ADCで得られたデータに対して補正手段を施すことで、サンプリングタイミングに係る位相誤差除去をする。

【0045】次に、式を示して位相誤差補正手段を段階的に説明する。ここで、式101~式119を先に示した後、順次説明する。

【数11】

$$\bar{x}(t) = x(t) \cdot \sum_{n=-\infty}^{\infty} \delta(t - nT_S)$$

$$= \sum_{n=-\infty}^{\infty} x(nT_S) \delta(t - nT_S) \cdots \pm 101$$

【数12】

$$\begin{aligned} p_{even}(t) &= \sum_{m=-\infty}^{\infty} \delta(t - 2mT_s) \cdots \vec{\Xi} 102 - 1 \\ p_{odd}(t) &= \sum_{m=-\infty}^{\infty} \delta(t - (2m+1)T_s - \tau) \cdots \vec{\Xi} 102 - 2 \end{aligned}$$

【数13】

$$\begin{split} & \bar{x}_{even}(t) = \sum_{m=0}^{N/2-1} x(2mT_S) \, \delta(t-2mT_S) \cdots \vec{\Xi} 103 - 1 \\ & \bar{x}_{odd}(t) = \sum_{n=0}^{N/2-1} x((2m+1)T_S + \tau) \, \delta(t-(2m+1)T_S - \tau) \cdots \vec{\Xi} 103 - 2 \end{split}$$

$$\overline{X}(f) = X(f) * P(f)$$

$$= X(f) * \frac{1}{T_s} \sum_{k=-\infty}^{\infty} S\left(f - \frac{k}{T_s}\right) = \frac{1}{T_s} \sum_{k=-\infty}^{\infty} X\left(f - \frac{k}{T_s}\right) \cdots \stackrel{\text{E}}{\longrightarrow} 104$$

【数15】

$$\overline{X}_{even}(f) = \frac{1}{2T_S} \sum_{k=-\infty}^{\infty} X \left(f - \frac{k}{2T_S} \right) \cdots \overrightarrow{\Xi} 105 - 1$$

$$\overline{X}_{odd}(f) = \frac{1}{2T_S} \sum_{k=-\infty}^{\infty} X \left(f - \frac{k}{2T_S} \right) \cdot e^{-jsk} \cdots \overrightarrow{\Xi} 105 - 2$$

【数16】

$$\overline{X}(f) = \overline{X}_{even}(f) + \overline{X}_{odd}(f) = \frac{1}{Ts} \sum_{k=-\infty}^{\infty} \frac{1 + e^{-jnk(1+r/Ts)}}{2} X(f - \frac{k}{2Ts}) \cdots \pm 106$$

【数17】

$$\overline{X}'(f) = \overline{X}_{even}(f) + e^{j\pi\tau/T_s} \overline{X}_{odd}(f) \cdots \vec{\Xi}107$$

$$\overline{X}'(f) = \frac{1}{T_s} \left\{ \left(\frac{1 + e^{i\pi \frac{\tau}{T_s}}}{2} \right) X(f) + \left(\frac{1 + e^{-j\pi \frac{\tau}{T_s}}}{2} \right) X(f - \frac{1}{T_s}) \right\} \cdots \overrightarrow{\pi} 108$$

【数19】

$$\overline{X}^{\sigma}(f) = \begin{cases} \left(\frac{1 + e^{j\pi\tau/T_{s}}}{2}\right)^{-1} \overline{X}'(f) & (0 < f \le 1/2T_{s}) \\ \left(\frac{1 + e^{-j\pi\tau/T_{s}}}{2}\right)^{-1} \overline{X}'(f) & (1/2T_{s} < f \le 1/T_{s}) \end{cases}$$

【数20】

$$\overline{X}''(f) = \frac{1}{T_s} \left(\overline{X}(f) + \overline{X}(f - \frac{1}{T_s}) \right) \qquad (0 \le f \le \frac{1}{T_s}) \cdots \overrightarrow{\pi}_{110}$$

【数21】

$$DFT(k) = \sum_{n=0}^{N-1} x(nT_S) e^{-j2\pi kn/N} \qquad (k = 0, ..., N-1) \cdots \overline{\pm 111}$$

 $DFT(k) = \overline{X}(\frac{k}{NT}) \cdots \vec{x}113$

【数22】

$$\overline{X}(f) = \sum_{n=0}^{N-1} x(nT_s)e^{-j2\sqrt{nT_s}} \cdots$$
式112
【数24】

【数23】

$$DFT_{even}(k) = \sum_{m=0}^{N/2-1} x(2mT_S) e^{-j2\pi kn/N} \qquad (k = 0, ..., N/2-1)$$

$$DFT_{odd}(k) = \sum_{m=0}^{N/2-1} x((2m+1)T_S + \tau) e^{-j2\pi kn/N} \qquad (k = 0, ..., N/2-1) \cdots \pm 114$$

【数25】

$$DFT_{even}(k) = \overline{X}_{even}\left(\frac{k}{NT_s}\right) \qquad (k = 0,...,N/2-1)$$

$$DFT_{odd}(k) = e^{j2\pi f(r+T_s)}\overline{X}_{odd}\left(\frac{k}{NT_s}\right) \quad (k = 0,...,N/2-1)\cdots \text{$\stackrel{\frown}{\Rightarrow}$} 115$$

【数26】

$$\overline{X}''(\frac{k}{NT_{s}}) = \begin{cases} \frac{2}{1+\alpha} \left[DFT_{evex}(k) + \alpha \cdot \overline{W}_{N}^{k} DFT_{odd}(k) \right] \\ (k = 0, ..., N/2 - 1) & \cdots \neq 116 \\ \frac{2\alpha}{1+\alpha} \left[DFT_{evex}(k) + \alpha \cdot \overline{W}_{N}^{k} DFT_{odd}(k) \right] \\ (k = N/2, ..., N-1) \end{cases}$$

【数27】

$$DFT(k) = DFT_{even}(k) + e^{-j2\pi k/N} DFT_{odd}(k) \cdots Eq.117$$

【数28】

$$A_i = | DFT(n) |$$
 ($i = 1, 2$) --- 5 \(\tau 118-1)
 $\phi_i = \arg[DFT(n)]$ ($i = 1, 2$) --- $\pm 118-2$

【数29】

 $\tau / T_S = (\phi_1 - \phi_2) / 2\pi f_0 T_S + 1 --- 式 119$

【0046】本明細書中での説明において、例えば式1 01の左辺の表記方法を、符号「 ^ 」を直前に付与した x(t)として、文章中では表記する。式101にお いて、 $^{x}(t)$ 、即ちx(t)・p(t)はサンプリ ングされた信号波形である。ここでTsはサンプリング 周期であり、δ(t)はデルタ関数であり、p(t)は サンプリングパルス列であり、x(t)は測定対象とな る信号波形であり、即ちADCへの入力信号である。図 5(a), 5(b), 5(c)はサンプリングされた波 形の時間ドメインにおける波形 (左側) と周波数ドメイ ンにおける波形(右側)を示している。ところで、本実 施例では第1ADC31と第2ADC32との2相イン ターリーブ構成を想定しているから、図5(a)、5 (b) に示すように、サンプリング周期は2Tsにより 交互にサンプリングされる。図5(a)は偶数側(ev en)のサンプリングを担当し、その表式は式102-1で表現される。図5(b)は奇数側(odd)のサン プリングを担当し、その表式102-2で表現される。 上記において、両ADCのサンプリングクロック間にお ける位相誤差を図3に示すようにτ時間遅れているもの と仮定する。このとき偶数側のサンプリング式103-1で表現され、奇数側のサンプリングは式103-2で 表現される。ここで式102-2におけるで項は、サン プリングシーケンスにおける位相誤差であり、 $\tau = 0$ の 場合は、P(t) = Peven(t) + Podd(t)の関係である。

【0047】次に、偶数側のサンプリング波形´x

even(t)と奇数側のサンプリング波形 $xoldsymbol{a}$ x $oldsymbol{a}$ d (t)の有限個のデータによる表式は式103-1、式103-2で表現される。この式103で留意を要するのは、サンプリング周期が2Tsとなり、データの個数がN/2となる点である。

【0048】まず $\tau = 0$ の場合で考察する。時間軸上の ^ X_{e v e n} (t)、 X_{o d d} (t)と^X(t)との 間の関係を周波数軸で考察する。そのフーリエ変換は、 時間軸上での波形が積で表されるので、コンボリューシ ョン(convolution)となり、式101から して、そのフーリエ変換式は式104で表現される。式 104の表現において、星記号のアステリスク(*)は コンボリューションを表し、フーリエ変換された波形は 慣用的に大文字で表現する。同様にして偶数側のフーリ 工変換 Xeven(f)は式105-1で与えられ、 奇数側のフーリエ変換 Xodd(f) は式105-2 で与えられる。 Xeven(f)、 Xodd(f) と X(f)との間の関係は図5(a),5(b),5 (c)の周波数軸の図(右側)に示される。この図5 (c) からわかるように、式105の和におけるkが奇 数となる項は式105-1の和におけるkが奇数となる 項の符号が反転されている。従って、これら項は加算さ れると相殺される。

【0049】次に、位相誤差 τ =0ではなく、位相誤差が存在する場合を考察する。X(f)=Xeven(f)+Xodd(f)の定義表現は式106で与えられる。式106におけるスプリアス成分(spuri

ous component)として寄与するk=1の項は、 $\tau=0$ でないときゼロとならない。式106から因子 $1/2(1-e^{-\frac{1}{2}x\tau/Ts})$ は、X(f)のスプリアス成分の信号成分に対する比率を与える。

【0050】次に、位相誤差補正の原理を説明する。 Xeven(f)+ Xodd(f)はエラー τ に起因するスプリアス成分を含んでいる。 τ によって影響を受けない波形を生成する必要がある。因子1/2(1-e- \sqrt{x} τ /T s)がエラーの影響にとって重要であることを念頭において代わりの波形として式107 を示して検討する。式107 において、要素 $e^{\sqrt{x}}$ τ /T s は、スプリアス成分を相殺する為に Xodd(f)の手前へ挿入される。 X'(f)をk=0,1,2の項を含むように書き下すと、式108の表現となる。

【0051】k=1の項は、式108の表現では相殺さ れている。右辺の第2項はエリアシング成分として寄与 している。 ´X' (f)が代わりに使用できるかを評価 する為に、この表現について考察する必要がある。 式1 04と比較すると式108の第1項における余分な因子 $1/2(1+e^{j\pi\tau/Ts})$ が存在するので、波形¹ X'(f)は、目的とする波形と異なっている。ここで の問題は、この因子及びエリアシング成分(alias ing component)に含まれる同様の因子を 補正することである。もしも (X(f)=0、ここで | f | > 1/2Tsのとき)のサンプリング法則が満足す るならば、X(f)の項とX(f-1/Ts)の項は、 その周波数成分がナイキスト周波数1/2Tsの両サイ ドに分離される。従って、X'(f)の下側の半分(ナ イキスト周波数以下)と上側の半分(ナイキスト周波数 以上)をそれぞれ補正することが可能である。式109 に示す波形はこれに対応する。

【0052】次に補正アルゴリズムの導出を説明する。 以下に説明する位相誤差補正アルゴリズムは、実際の測 定データx(nTs)(n=0,1,...,N-1)から X''(f)を計算する手法である。実用的な周波数 軸への計算はDFT(Discrete Fourier Transform:離散フーリエ変換)である。 DFTは周知のように、式111で表現される。

【0053】先ず、式111のDFT(k)とX(f)との関係を説明する。式101のフーリエ変換は式11 2となり、式111と式112とを比較すると式113 の関係がわかる。

【0054】式113から、DFTは、k/NTsの周波数ポイントでサンプリングした X' (f)の計算値であることが理解できる。これから、インターリーブADC方式で得られたデータを適用する。第1ADCで得たデータのDFTをDFTeven(k)、第2ADCで得たデータのDFTをDFTodd(k)と書くと、これらは式114で与えられる。

【0055】式114で注意すべきは、両DFTはそれ

ぞれN/2データ数である。式114と式102のフーリエ変換とを比較すると、式115の関係が見出せる。【0056】DFTeven(k)とDFTodd(k)から、どのように「X''(f)を計算できるかが式108、式109、式115の関係から計算式として式116として得られる。

【0057】ここで、係数 α を \exp [$j\pi\tau/Ts$]とし、回転因子 Wn \sec \exp [$j2\pi$ ($1+\tau/Ts$)/N]と定義する。従って、位相誤差を補正する方法は式116によって与えられる。この方程式116を吟味すると、FFTの拡張として表現されていることに注目する。 τ =0のときに、式111と式114式の関係から式117の方程式が成立する。

【0058】ここで、 $Wn = e \times p \left[j 2\pi / N \right]$ である。FFTアルゴリズムは式117を基礎としている。それは奇数データポイント、偶数データポイントそれぞれのDFTから全データポイントのDFTを計算する。この演算手順は、図4でN=8の場合に信号の流れとして示す。

【0059】これは「バタフライ演算」と呼ばれる。F FTではDFT演算を実行する為に反復的なバタフライ 演算を使用する。式117と式116の比較から、式1 16の信号流れ図は、わずかな変更で導き出せることが 理解できる。追加したのはゲイン要素の α 、 β と β で ある。ここでαは位相シフト係数 (第1位相誤差補正係 数)で、β及びβ'は第2位相誤差補正係数及び第3位 相誤差補正係数として働き、 α とは $\beta=1/(1+$ α)、 $\beta' = \alpha / (1 + \alpha)$ であるように関連付けられ るか、又は、 α とは直接関係なく、 β と β は β + β =1であるように設定さてもよく、改良された回転要素 は $^{\text{W}}_{\text{N}} = \text{W}_{\text{N}}^{\text{1}} + \tau / T s$ であることが好ましい。 このように、本実施例においては、新たなハードウェア の追加を必要としないため、コストパフォーマンスが大 変よく、現在使用しているハードウェアへの僅かな改良 ですむ。更に、本願の実施例では、半導体デバイス試験 における精度が上がるため、製造歩留まりの向上に寄与 する。上記アルゴリズムは、周波数軸上の補正された波 形を生成する。そのアルゴリズムによって生成した波形 への逆フーリエ変換(IFFT)の適用により、周波数 軸上のデータからその時間軸上の波形データが得られ る。

【0060】次に、時間配列エラーでの測定を説明する。上述説明においては、時間位置エラーでの値は既知であると仮定した。よって位相誤差補正実行のときに利用できるとした。ここでは、どのようにしてこの値とその他の値とを測定するかを簡潔に説明し、電圧ゲインを含む複数ADC間におけるミスマッチのキャリブレーションに使用できるようにする。

 給する。前記ADCからの出力はフーリエ変換処理する。テスト信号の周波数は、量子化ノイズの影響と窓関数による漏れを最小にするように、適切に選択する。

【0062】タイミングオフセットとADCゲインを考慮すると、それぞれのADCの出力波形は次の式のように表わされる。

As in $(2\pi f 0 t + \Phi)$

ここで、Aはゲインであり、 Φ はサンプリングタイムオフセットに起因する位相である。f0はテスト信号の周波数であって、fs=nf0(ここでnは素数である)を満足するように選択する。Aと Φ の値は、式118-1、式118-2に示すように、各々ADCのDFTデータから得る。ここで、|z|は複素数zの絶対値を得る為の操作であり、arg[z]はその位相角である。両ADCの出力値の間のエラーは、ゲインとタイミング不一致に起因して存在する。式118-1にから求められるA1/A2の値は、予めゲイン不一致を補正する為に第2ADC32からのデータへ乗算される。zの値は式119の表式から得られる。上記実施例に於ける位相誤差補正バタフライ演算部220は2ⁿ 個のADCを使用した場合に適用してもよい。ここでnは1以上の任意の正整数とする。

【0063】次に具体例として、8相インターリーブ時の原理構成図について図6(a)、6(b)を参照して説明する。先ず、図6(a)に示すように、第1相を基準タイミングとしたときの他の7相の位相ずれは各々で1、 τ 2、 τ 3、 τ 4、 τ 5、 τ 6、 τ 7を含んでいるものと仮定する。尚、前記各位相ずれ τ 1~ τ 7を取得する位相ずれ測定方法は、上述した2相インターリーブ時の τ 0測定方法と同様である。図6(b)は、8個のADCからインターリーブされたデータを使い、まずデータがFFT処理され、次にFFT処理部のあとに3段からなる7つのバタフライ演算部220bをもつデジタイザ装置の例を示している。

【0064】8相インターリーブ時の位相補正バタフライ220の内部構成は、図6(b)に示すように、8相が2の3乗であるからして、最終段側の3段階に対して、本発明の位相補正付きバタフライ演算を適用する必要があり、ビットリバース部210と7個の位相補正バタフライ演算部220bとで成る。従って本実施例によれば、一般に2m個の入力データを2m個のADCでインターリーブする場合、m段の位相誤差補正バタフライ演算を行い、合計2m-1+2m-2+…+2m-(m+1)+2m-mpmb2m-1+2m-2+…

m~(m+1) + 2m~m即ち2m~1 + 2m~2 + ···· +21 + 20 (=1) 個の位相誤差補正バタフライ部2 20 bを備える。例えば本実施例の様に、m=3の時 は、合計2² + 2¹ + 1 = 7 個の位相誤差バタフライ演 算部220 bを具備する。

【0065】即ち、8チャンネルのADCからのFFT 演算結果の各相出力データ(DATA(0)~DATA

(7))を受けて、2入力毎に各々バタフライ演算す る。即ち、8チャンネルであるから、第1段階目では4 個の位相補正バタフライ220bを備えて、各々(モ4 $-\tau 0$), $(\tau 6 - \tau 2)$, $(\tau 5 - \tau 1)$, $(\tau 7 -$ **で3)、の位相補正付きバタフライ演算を実行する。第** 2段階目では2個の位相補正バタフライ220bを備 え、前段の4個の位相補正バタフライ演算部220bか らの演算結果を受けて、各々(τ 2-τ 0)、(τ 3-で1)、の位相補正付きバタフライ演算を実行する。第 3段階目では1個の位相補正バタフライ演算部2206 を備え、前段の2個の位相補正バタフライ演算部220 bからの演算結果を受けて、(T1-T0)、の位相補 正付きバタフライ演算を実行する。この最終段の出力デ ータが各インターリーブ相の位相ずれを補正したFFT 出力データである。尚、ビットリバース部210は通常 のバタフライ演算と同様に、単に入力データ順の入れ替 え操作を行うものである。尚、ここではて○と明示的に 示したが第1相を基準にしているので、 τ0=0であ る。

【0066】個々の位相補正バタフライ演算部220bは上述した2相インターリーブの説明同様であり、補正量である時間位置エラー τ に対する位相誤差補正付きバタフライ演算を行う。但し、各々の補正量は異なり、第1段目が(τ 4- τ 0)、(τ 6- τ 2)、(τ 5- τ 1)、(τ 7- τ 3)、により補正演算を行い、第2段目は(τ 2- τ 0)、(τ 3- τ 1)により補正演算を行い、第3段目は(τ 1- τ 0)により補正演算を行い、第3段目は(τ 1- τ 0)により補正演算を行う。この最終段の出力データが各インターリーブ相の位相ずれ τ 1、 τ 2、 τ 3、 τ 4、 τ 5、 τ 6、 τ 7を補正したFFT出力データである。

【0067】次に具体例として、4相インターリーブ時の原理構成図について図7(a),7(b)を参照して説明する。先ず、図7(a)に示すように、第1相を基準タイミングとしたときの他の3相の位相ずれは各々で1、 τ 2、 τ 3を含んでいるものと仮定する。

【0068】4相インターリーブ時の位相誤差補正バタフライ演算部220の内部構成は、図7(b)に示すように、4相が2の2乗であるからして、最終段側の2段階に対して、本発明の実施形態による位相誤差補正付きバタフライ演算を適用する必要があり、ビットリバース部210と、3個の位相補正バタフライ演算部220bとで成る。

【0069】即ち、4チャンネルのADCからのFFT演算結果(DATA(0)~DATA(3))を受けて、2入力毎に各々バタフライ演算する。従って4チャンネルであるからして、第1段階目では2個の位相補正バタフライ220bを備えて、各々(τ 2- τ 0)、(τ 3- τ 1)、の位相補正付きバタフライ演算を実行する。第2段階目では1個の位相補正バタフライ220bを備え、前段の2個の位相補正バタフライ220bか

らの演算結果を受けて、(τ 1 $-\tau$ 0)、の位相補正付きバタフライ演算を実行する。この最終段の出力データが各インターリーブ相の位相ずれ τ 1、 τ 2、 τ 3を補正したFFT出力データである。上記実施例に於ては入力データ数を 2^3 個及び 2^2 個として説明したが、 2^n 個(nは任意の1以上の正整数)としてもよい。また、処理速度を問題にしなければ、FFT処理の代わりに、インターリーブされたデータをフーリエ変換(FT)しても又は離散フーリエ変換(DFT)してもよい。

[0070]

. . .

【発明の効果】上述説明から明らかなように、FFT演 算処理の最終段の位相補正バタフライ演算部220のバ タフライ演算において α 演算部と、 β 演算部と、 β 算部とを追加する位相補正付きバタフライ演算とするこ とにより、サンプリングタイミングの誤差を相殺したF FT出力結果が得られるという大きな利点が得られる。 従って本発明の技術的効果は絶大であり、産業上の経済 効果も絶大である。また、上記実施例に於て、位相誤差 によるスプリアス要素が除かれるため、インターリーブ されたA/Dコンバータのダイナミックレンジが改善さ れる。さらに、上記実施例に於ける位相誤差補正部及び 位相誤差補正方式はハードウェアを追加する必要がな く、わずかな計算負荷がかかるだけである。それ故、L SI技術が進みサンプリングレートが増加するに従って 従来のA/Dコンバータ法がサンプリング時の位相誤差 によって多大なダメージを受けることを考慮すると、本 実施例によるバタフライ演算部を含むFFT処理部及び その方法は、半導体産業全体において絶大な価値をもつものである。

【図面の簡単な説明】

【図1】アナログ信号を出力する半導体デバイスを試験 する半導体デバイス試験装置を示す構成図。

【図2】本発明の、波形デジタイザ装置に係る、2相インターリーブ時における要部原理構成図。

【図3】図2に示された2つのADCから出力された2 つのサンプリング列から成るサンプリングクロック。

【図4】本発明の、FFT処理部の最終段の演算構成図。

【図5】時間軸と周波数軸におけるサンプリング波形。

【図6】本発明の、8相インターリーブ時の要部原理構成図。

【図7】本発明の、4相インターリーブ時の要部原理構成図。

【符号の説明】

- 20 波形デジタイザ
- 31 第1AD変換器(ADC)
- 32 第2AD変換器(ADC)
- 40 整列部
- 50 FFT処理部
- 51 第1FFT処理部
- 52 第2FFT処理部
- 210 ビットリバース部
- 220, 220b 位相補正バタフライ演算部
- DUT 被試験デバイス

【図1】

